À propos de ce poste Stage ingénieur : Architecture avancée de récepteur pour les communications sans fil à très haut débit de données (F/H) chez NXP Semiconductors
Description de l’entreprise
NXP Semiconductors permet des connexions sécurisées et développe les infrastructures d’un monde plus intelligent, en proposant des solutions qui rendent la vie plus simple, meilleure et plus sûre. Leader mondial des solutions de connectivité sécurisée pour les applications embarquées, NXP stimule l’innovation dans les domaines des véhicules connectés sécurisés, de la sécurité et de la confidentialité de bout en bout, ainsi que des solutions intelligentes connectées.
Description de la Business Unit
La ligne de produits Smart Front-End & Interfaces de NXP développe des produits avancés basés sur les technologies millimétriques (millimeter-wave). Cette activité vise à faire le lien entre les interfaces filaires à très haut débit et les technologies sans fil millimétriques afin de proposer des solutions innovantes pour les marchés grand public, informatique et industriel.
Atteindre des débits de données ultra-élevés tout en maintenant une faible consommation d’énergie, une sensibilité suffisante et un fonctionnement robuste représente un défi majeur au niveau de l’architecture et de la conception des circuits. Relever ces défis offre l’opportunité d’explorer de nouveaux concepts de communication et de contribuer au développement des futures solutions sans fil intégrées.
Vos missions
Dans le cadre de ce stage, vous serez amené(e) à :
- Analyser les architectures de communication existantes et identifier leurs principales limites aux débits de plusieurs Gbit/s.
- Étudier des architectures de récepteur innovantes offrant une meilleure sensibilité, robustesse et efficacité énergétique.
- Développer des modèles comportementaux ou des modèles système afin d’évaluer les concepts proposés.
- Traduire l’architecture retenue en spécifications au niveau circuit.
- Concevoir l’architecture de circuit sélectionnée au niveau schématique et évaluer ses performances à travers des simulations transistorisées à l’aide d’outils de conception de circuits intégrés reconnus dans l’industrie.
- Comparer la solution proposée aux architectures de référence pertinentes.
- Documenter les résultats obtenus et formuler des recommandations pour les recherches futures ainsi que pour une éventuelle implémentation sur silicium.
Résultats attendus
- Modélisation au niveau système et étude de faisabilité au niveau circuit.
- Conception schématique et simulation transistorisée des principaux blocs de circuits sélectionnés.
- Comparaison des performances avec des architectures de référence ou des objectifs de conception définis.
- Rédaction d’un rapport technique, d’une documentation de conception et de recommandations pour les développements futurs.
- Selon les résultats obtenus et les intérêts mutuels, possibilité de poursuivre via un mémoire de fin d’études, un doctorat (PhD) ou un poste permanent en R&D.
Votre profil
Niveau d’études : Dernière année d’école d’ingénieurs en électronique.
Compétences requises :
- Bonne maîtrise des domaines de conception analogique et RF, des architectures de réception et des technologies MOS.
- Connaissance des outils Cadence, Virtuoso et Maestro.
- Maîtrise de l’anglais à l’oral comme à l’écrit.
- Faire preuve d’enthousiasme et d’une forte capacité d’apprentissage.
Company Description
NXP Semiconductors enables secure connections and infrastructure for a smarter world, advancing solutions that make lives easier, better, and safer. As a global leader in secure connectivity solutions for embedded applications, NXP drives innovation in secure connected vehicles, end-to-end security and privacy, and smart connected solutions.
Business Unit Description
NXP’s Smart Front-End & Interfaces product line develops advanced millimeter-wave technology products. This activity focuses on bridging high-speed wired interfaces with millimeter-wave wireless technologies to deliver innovative solutions for consumer, computing, and industrial applications.
Achieving ultra-high data rates while maintaining low power consumption, sufficient sensitivity, and robust operation raises significant architectural and circuit-level challenges. Addressing these challenges provides an opportunity to explore novel communication concepts and contribute to the development of future integrated wireless solutions.
Your Responsibility:
As part of this internship, you will:
- Review existing communication architectures and identify their main limitations at multi-Gbps data rates.
- Investigate innovative receiver architecture offering improved sensitivity, robustness, and energy efficiency.
- Develop behavioral or system-level models to evaluate the proposed concepts.
- Translate the selected architecture into circuit-level specifications.
- Implement the selected circuit architecture at schematic level and evaluate its performance through transistor-level simulations using industry-standard IC design tools.
- Compare the proposed solution with relevant baseline architectures.
- Document the results and provide recommendations for further research and potential silicon implementation.
Expected Outcomes:
- System-level modeling and circuit-level feasibility assessment.
- Schematic implementation and transistor-level simulation of selected key circuit blocks.
- Performance comparison against defined reference architectures or design targets.
- Technical report, design documentation, and recommendations for future development.
- Depending on the results and mutual interest, potential continuation through a Master’s thesis, PhD program, or permanent R&D position.
Your profile
Level of studies: Last year of electronics engineering school
Knowledge required
- Good understanding in analog/RF design disciplines, receiver, MOS technology.
- Knowledge of Cadence, Virtuoso, maestro
- Fluent in English language both oral and written.
- Demonstrate enthusiasm and strong capability to learn.
